- 시스템 버스의 조직
시스템 버스에 접속되는 모든 요소들은 버스를 통하여 상호간에 정보 교환.
동작 시간을 조정하기 위한 클록 신호도 함께 전송함
많은 수의 전기 도체 선들로 구성됨
- 데이터 버스
시스템 요소들 간의 데이터 전송에 사용되는 선들의 집합
양방향으로 데이터가 전송되기 때문에 양방향 전송 지원할 수 있어야 함
- 주소 버스
CPU가 기억장치나 I/O 장치를 액세스할 때 주소 비트들을 전송하는데 사용되는 선들의 집합
- 제어 버스
제어 신호들을 전송하기 위한 선들의 집합
- 버스 마스터
시스템 버스에 접속되는 요소들 중에서 버스 사용의 주체가 되는 요소들
동기식 버스를 사용하는 시스템에서는 기억장치 모듈도 버스 마스터될 수 있음
서로 간에 정보를 교환하기 위해 공통의 버스 사용함
어느 한 순간에 한 개의 버스 마스터만 시스템 버스 사용할 수 있음
- 버스 중재
두 개 이상의 버스 마스터들이 동시에 버스 사용 요청 시 순서를 결정해주는 시스템 동작
- 신호
- 버스 요구 신호
버스 마스터가 버스 사용을 원하고 있다는 신호
- 버스 승인 신호
버스 사용을 요구한 마스터에게 사용을 허가하는 신호
- 버스 사용중 신호
현재 어떤 마스터가 버스를 사용하고 있는 중이라는 신호
- 중재 버스
버스 중재 동작에 필요한 신호 선들의 집합
- 인터럽트 버스
CPU와 I/O 간의 비동기적 동작 지원하는 인터럽트 메커니즘을 위한 신호 선들의 집합
- 이 외 제어 신호
- 버스 클록
동기식 버스에서 버스 동작들의 시작 시간을 일치시키기 위하여 제공되는 공통 클럭 신호
- 리셋
모든 시스템 요소들의 동작을 초기화 시키는 신호
- 버스 대역폭
버스를 통하여 단위시간 당 전송할 수 있는 데이터량
단위는 초당 바이트 수로 나타냄
- 시스템 버스의 기본 동작
- 구분
- 쓰기 동작
버스 마스터가 버스 사용권 획득
버스를 통하여 주소와 데이터 및 쓰기 신호 보냄
- 읽기 동작
버스 마스터가 버스 사용권 획득
주소와 읽기 신호 보내고 데이터 전송되어 올 때까지 기다림
- 전송 방법
- 동기식 버스
공통의 버스 클록을 기준으로 버스 동작들이 발생되는 버스
CPU는 기억장치에서 데이터와 확인 신호가 올 때 까지 대기해야 함
인터페이스 회로가 간단함
버스 클록의 주기가 가장 오래 걸리는 버스 동작 소요 시간을 기준으로 정해져야 하기 때문에 클록 주기 보다 더 짧은 시간이 걸리는 버스 동작의 경우에는 동작이 완료된 후에도 다음 주기가 시작될 때 까지 기다려야 함
- 비동기식 버스
버스 클록을 사용하지 않고 버스 동작들의 발생 시간이 다른 관련 동작의 발생에 따라 결정되는 버스
버스 동작이 완료되는 즉시 연관된 다음 동작이 발생되므로 낭비되는 시간이 없음
연속적 동작들을 처리하기 위한 인터페이스 회로가 복잡해짐