- 덧셈
2의 보수로 표현된 수들 간은 올림수 발생 시 버림
병렬 가산기를 이용하여 덧셈함
- 병렬 가산기
여러 비트들로 이루어진 두 개의 데이터에 대한 덧셈을 수행하는 회로
비트 수만큼 전가산기들로 구성됨
합의 최상위 비트(부호 비트)는 부호 플래그로 직접 연결
올림수 플래그는 최상위 단계의 올림수에 의해 세트
합의 모든 비트들을 NOR 게이트를 통과시켜서 0을 나타내는 Z플래그를 세트
- 오버플로우
2의 보수들 간의 덧셈 결과값이 표현 범위를 초과하는 경우에 발생되는 오류
부호 올림수와 이전 올림수간의 XOR을 수행하여 값이 1일 시 V플래그가 1로 세트되어 결과값이 다른 연산에 사용되지 않도록 조치 취해야 함
- 뺄셈
피감수와 감수에서 감수를 음수화 한 다음 덧셈하는 방식
올림수는 버림
감수는 보수기를 통하여 들어옴
- 보수기
입력 데이터에 대하여 보수 연산을 수행하는 회로 모듈
제어 신호가 가해지며 제어신호가 0인 경우 감수를 그대로 통과시키며 1인 경우 보수로 변환한 뒤 병렬 가산기에 입력됨
- 곱셈
승수의 각 비트에 대하여 한 자리씩 좌측으로 시프트 되면서 발생되는 부분 적들을 모두 더하여 최종 결과 산출
적이 발생할 때마다 합을 계산함으로 중간 결과인 부분 적을 저장해두기 위한 레지 스터를 별도로 사용하지 않음
- Booth 알고리즘
2의 보수들 간의 곱셈 알고리즘
M 레지스터와 병렬 가산기 사이에 보수기를 추가
Q레지스터의 우측에 Q-1이라고 부르는 1-비트 레지스터를 추가, 그 출력이 QO와 함께 제어 회로로 입력되도록 한다. Q 레지스터가 우측 시프트 될 때, Q0 비트가 이 레지스터에 저장된다
- 나눗셈
반복적인 시프트와 덧셈 또는 뺄셈으로 이루어짐